move everything out of trunk
[lttv.git] / markers-test / test-mark-speed-edit.c
index b8249d6964d62e6c3171ee405f12f45b3746f146..dbb72faa4daf75d79ab21281b6112299355a3d60 100644 (file)
@@ -8,6 +8,33 @@
 #include <linux/timex.h>
 #include <linux/marker.h>
 #include <asm/ptrace.h>
+#include <asm/system.h>
+
+static void pmc_flush_cache(void)
+  {
+    register int i;
+    /* write back and invalidate cache (a serializing instruction) */
+
+    __asm__ __volatile__ ( "wbinvd" : : : "memory" );
+
+    /* The wbinvd instruction does not wait for the external caches
+     * to be flushed, but only requests that it be done.  The loop
+     * is to be sure that enough time has elapsed, but the compiler
+     * might simplify or even remove it.  The loop bound is for a
+     * 512 KB L2 cache.  On a Pentium Pro/II/III, the loop uses
+     * 2 cycles per iteration.
+     *
+     * Does wbinvd also cause the TLB to be flushed?
+     * A comment in mtrr.c suggests that it does.
+     */
+    
+     for (i = 0; i < 512*1024; i++) {
+       cpu_relax();
+     }
+  }
+
+
+
 static void noinline test2(const struct marker *mdata,
         void *call_private, ...)
 {
@@ -62,9 +89,20 @@ struct proc_dir_entry *pentry = NULL;
 
 static inline void test(unsigned long arg, unsigned long arg2)
 {
+       volatile int temp[5];
+#ifdef CACHEFLUSH
+       clflush(&current->pid);
+       //pmc_flush_cache();
+#endif
+       temp[2] = (temp[0] + 60) << 10;
+       temp[3] = (temp[2] + 60) << 10;
+       temp[4] = (temp[3] + 60) << 10;
+       temp[0] = (temp[4] + 60) << 10;
        //asm volatile ("");
        //__my_trace_mark(1, kernel_debug_test, NULL, "%d %d %ld %ld", 2, current->pid, arg, arg2);
+       barrier();
        test2(NULL, NULL, 2, current->pid, arg, arg2);
+       barrier();
        //__my_trace_mark(0, kernel_debug_test, NULL, "%d %d %ld %ld", 2, current->pid, arg, arg2);
 }
 
@@ -75,10 +113,23 @@ static int my_open(struct inode *inode, struct file *file)
        unsigned long flags;
 
        local_irq_save(flags);
+#ifdef CACHEFLUSH
+       //pmc_flush_cache();    /* initial write back, without cycle count */
+       //msleep(20);   /* wait for L2 flush */
+#endif
        rdtsc_barrier();
        cycles1 = get_cycles();
        rdtsc_barrier();
-       for(i=0; i<20000; i++) {
+       for(i=0; i<2000; i++) {
+               test(i, i);
+               test(i, i);
+               test(i, i);
+               test(i, i);
+               test(i, i);
+               test(i, i);
+               test(i, i);
+               test(i, i);
+               test(i, i);
                test(i, i);
        }
        rdtsc_barrier();
@@ -111,4 +162,5 @@ void cleanup_module(void)
 MODULE_LICENSE("GPL");
 MODULE_AUTHOR("Mathieu Desnoyers");
 MODULE_DESCRIPTION("Marker Test");
+MODULE_VERSION("1.0");
 
This page took 0.024198 seconds and 4 git commands to generate.